チップレット

他のチップレットと組み合わせて、より大きく複雑なプロセッサを構成するように設計された個別の集積回路ブロック。

チップレットとは、特定の機能を実行するモジュール式の特殊な集積回路ブロックであり、他のチップレットと共に単一の基板上にパッケージングされるように設計されている。巨大な一枚物のシリコンダイ（モノリシック設計として知られる）を製造する代わりに、半導体企業はより小さく歩留まりの高いチップレットを製造し、高度なパッケージング技術を用いてそれらを接続する。これにより、プロセッサの異なる部分、例えば演算コアとメモリコントローラを個別に最適化し、製造することが可能になる。 投資家にとって、チップレットアーキテクチャは半導体業界における重要な技術的・経済的転換を意味する。従来のシリコン微細化（ムーアの法則）が鈍化し、指数関数的に高コスト化する中で、チップレットは物理的な製造限界を回避する手段を提供する。大型プロセッサを小さな部品に分割することで、半導体メーカーは異なる製造プロセスノードを組み合わせることができ、必要な箇所にのみ高価な最先端ノードを使用し、標準的な部品には成熟したノードを使用することができる。 半導体企業を評価する際、投資家はチップレットの採用を粗利益率と資本効率の促進要因として捉える。小さなシリコンダイは、巨大なモノリシックダイよりも製造歩留まりが自然に高く（ウェハあたりの欠陥が少ない）、これが直接的に生産コストを低下させる。しかし投資家は、高度なパッケージングとテストへの依存度の高まりも注視する必要がある。これは新たなサプライチェーンのボトルネックと、より高い組立コストをもたらす可能性がある。

ある半導体企業がAIプロセッサを設計する。製造コスト100ドルのかかる高価な3nmノード上の単一のモノリシック300平方ミリメートルチップではなく、3nmノード上の100平方ミリメートルのコンピュートチップレット2つ（各30ドル）と、成熟した7nmノード上の100平方ミリメートルのI/Oチップレット1つ（15ドル）を使用する。シリコンコストの合計は30ドル + 30ドル + 15ドル = 75ドル。高度なパッケージングに10ドルを加えても、総コストは85ドルとなり、モノリシック方式と比べてプロセッサ1個あたり15ドルを節約できる。