堆積（たいせき） / 宣誓証言（せんせいしょうげん） ※文脈により異なります： - 地質学・科学分野：堆積、蒸着（薄膜の） - 法務分野：宣誓証言、証言調書

半導体製造プロセスにおいて、ウェハ基板上に材料の薄膜を成長または堆積させる工程。

成膜は、半導体製造における基本的な製造プロセスであり、シリコンウェーハ基板上に導電性、絶縁性、または半導体材料の極薄層を成長または堆積させる工程です。マイクロチップは層ごとに構築されるため、成膜は、材料をパターニングおよびエッチングする前に必要な材料を配置する付加工程として機能します。現代のファブで用いられる主な手法には、化学気相成長（CVD）、物理気相成長（PVD）、原子層堆積（ALD）があり、特にALDでは原子スケールの精度が可能になります。 テクノロジーおよび半導体投資家にとって、成膜はウェーハファブ装置（WFE）内の重要な市場セグメントです。成膜装置の需要は、チップアーキテクチャの構造的変化に非常に敏感です。たとえば、プレーナ型（2D）トランジスタから3D NANDやGate-All-Around（GAA）ロジックトランジスタなどの3D構造への移行により、ウェーハあたりに必要な成膜工程数は指数関数的に増加し、装置メーカーの獲得可能市場を直接拡大します。 この分野の企業を分析する際、投資家は成膜装置の出荷動向、受注残、研究開発費を注視します。成膜装置の売上高の高成長は通常、チップメーカーが能力を拡張しているか、先端ノードへ移行していることを示唆します。逆に、減速は業界の過剰能力または半導体設備投資の循環的な一時停止を示す可能性があります。

半導体製造装置メーカーは、高スループットの原子層堆積（ALD）装置をファウンドリに12,000,000ドルで販売する。ファウンドリがこの装置で100,000枚のウェハを処理し、その後500,000ドルの大規模メンテナンスが必要になる場合、ウェハ1枚あたりの堆積工程の減価償却費および保守費は、（12,000,000ドル + 500,000ドル）/ 100,000 = ウェハ1枚あたり125ドルと計算される。