シリコン貫通ビア（TSV）

シリコンウェーハまたはダイを完全に貫通して3Dチップの積層を可能にする、垂直方向の電気的接続。

スルーシリコンビア(TSV)とは、シリコンウェハーやダイを完全に貫通する高性能な垂直電気接続技術です。先端半導体パッケージングにおける基盤技術であり、複数の集積回路(メモリチップやロジックチップなど)を単一の高集積3Dパッケージに垂直積層することを可能にします。 TSVを形成するには、専用の高アスペクト比エッチング装置を用いてシリコンウェハーに微細な穴をエッチングします。その後、これらの穴にバリア層とシード層を形成し、化学気相成長法または物理気相成長法によって導電性材料(通常は銅)を充填します。この垂直経路は従来のより長い水平ワイヤボンディングに代わるもので、チップを互いの真上またはシリコンインターポーザ上に直接積層することを可能にします。 半導体・テクノロジー投資家にとってTSVが重要な注目点となるのは、電気信号が移動しなければならない距離を劇的に短縮できるためです。この短い経路により、より高い帯域幅、より高速なデータ転送速度、そしてより低い消費電力を実現します。TSVの需要は、High Bandwidth Memory(HBM)や人工知能アクセラレータの成長によって大きく牽引されています。投資家は、特にエッチング、成膜、計測に特化したウェハファブ装置プロバイダーへの需要を測る指標として、TSVの採用動向を注視しています。

あるチップメーカーは、メモリ・アーキテクチャを従来のワイヤボンディングから、シリコン貫通電極（TSV）を用いた3D積層へと移行している。ワイヤボンディング設計では、信号をパッケージ外周に沿って2,000ミクロン伝送させる必要があった。シリコンを直接貫通する垂直TSVをエッチング形成することで、物理的経路長は50ミクロンに短縮され、信号レイテンシが97.5%削減される（(2,000 - 50) / 2,000として計算）。