DRAM 4F²

Una arquitectura de celdas de memoria altamente densa y que ahorra espacio, diseñada para reducir la huella física de los chips DRAM.

4F² DRAM es una arquitectura avanzada de celda de memoria de semiconductores diseñada para minimizar la huella física de una sola celda de memoria de acceso aleatorio dinámico (DRAM). En los diseños tradicionales de DRAM, una sola celda de memoria (que consta de un transistor y un condensador) típicamente ocupa un área de 6F² u 8F², donde "F" representa el tamaño mínimo de característica del proceso de fabricación. Al reducir el diseño de la celda a un límite teórico de 4F², los fabricantes pueden empaquetar significativamente más celdas de memoria en una sola oblea de silicio. Para lograr esta densidad, los fabricantes de chips deben hacer la transición de diseños de transistores horizontales a transistores de canal vertical, donde el transistor se apila verticalmente sobre la línea de palabra y la línea de bits. Este cambio arquitectónico requiere técnicas de fabricación altamente complejas, incluida la litografía ultravioleta extrema (EUV) y el apilamiento 3D avanzado, similar a las transiciones vistas en la memoria flash NAND. Para los inversores en tecnología y semiconductores, 4F² DRAM representa un hito crítico para mantener el ritmo de reducción de costos y escalado de densidad a medida que el escalado planar tradicional alcanza sus límites físicos. Un fabricante que comercialice con éxito 4F² DRAM antes que sus competidores puede lograr un menor costo por bit, mayores márgenes brutos y una posición competitiva más fuerte durante las recesiones cíclicas de la industria. Sin embargo, los inversores deben monitorear los altos riesgos de inversión de capital y rendimiento asociados con esta transición. Si un fabricante de chips lucha con bajos rendimientos de producción en obleas 4F², los elevados costos de fabricación pueden compensar los beneficios teóricos de densidad, lo que lleva a una compresión de márgenes y depreciaciones en equipos de fabricación costosos.

Un fabricante de semiconductores produce obleas DRAM en las que cada chip tiene una superficie de 50 milímetros cuadrados. Con una arquitectura tradicional 6F², pueden integrar 8 mil millones de celdas de memoria (8 Gb) por chip. Al migrar con éxito a una arquitectura 4F² en el mismo nodo de fabricación, el tamaño de la celda se reduce un 33%, lo que les permite integrar 12 mil millones de celdas (12 Gb) en exactamente la misma superficie de 50 milímetros cuadrados, aumentando la capacidad del chip en un 50% sin aumentar el tamaño físico del silicio.