4F² DRAM

一种高密度、节省空间的存储单元架构，旨在缩小DRAM芯片的物理占用面积。

4F² DRAM是一种先进的半导体存储单元架构，旨在将单个动态随机存取存储器（DRAM）单元的物理占用面积降至最低。在传统DRAM设计中，单个存储单元（由一个晶体管和一个电容器组成）通常占据6F²或8F²的面积，其中“F”代表制造工艺的最小特征尺寸。通过将单元布局缩小至4F²的理论极限，制造商可以在单个硅晶圆上集成显著更多的存储单元。 为实现这一密度，芯片制造商必须从水平晶体管布局过渡到垂直沟道晶体管，即晶体管垂直堆叠在字线和位线之上。这一架构转变需要极为复杂的制造技术，包括极紫外（EUV）光刻和先进3D堆叠，类似于NAND闪存领域所经历的转型。 对于科技和半导体投资者而言，4F² DRAM代表着一个关键里程碑，有助于在传统平面缩放逼近物理极限之际，维持成本下降和密度提升的步伐。率先实现4F² DRAM商业化的制造商可以获得更低的每比特成本、更高的毛利率，并在行业周期性低迷期间占据更强的竞争地位。 然而，投资者必须密切关注这一转型所伴随的高资本支出和良率风险。如果芯片制造商在4F²晶圆上面临低良率问题，高昂的制造成本可能抵消理论上的密度优势，导致利润率压缩以及昂贵制造设备的减值。

半导体制造商生产DRAM晶圆，每颗芯片的表面积为50平方毫米。采用传统的6F²架构时，每颗芯片可容纳80亿个存储单元（8 Gb）。通过在相同制程节点上成功过渡到4F²架构，存储单元尺寸缩小33%，从而能够在完全相同的50平方毫米面积内容纳120亿个单元（12 Gb），在不增加硅片物理尺寸的情况下将芯片容量提高50%。