Grabado de alta relación de aspecto

Un proceso de grabado avanzado utilizado para tallar características microscópicas profundas y estrechas en obleas de semiconductor.

El grabado de alta relación de aspecto (HAR, por sus siglas en inglés) es un proceso avanzado de fabricación de semiconductores que se utiliza para tallar cavidades o canales profundos, estrechos y microscópicos en obleas de silicio. La relación de aspecto se refiere a la profundidad de una característica en relación con su ancho. En la fabricación moderna de chips, las características de alta relación de aspecto pueden alcanzar proporciones de 100:1 o superiores, lo que significa que el orificio o la zanja grabados son 100 veces más profundos que anchos. Este proceso se ejecuta normalmente con equipos especializados de fabricación de obleas que combinan el grabado iónico reactivo con una química protectora para evitar que las paredes laterales de la zanja se erosionen a medida que el grabado penetra más profundamente en el sustrato. Lograr canales verticales precisos y uniformes, sin obstrucciones ni curvaturas, es uno de los retos de ingeniería más difíciles en la fabricación de semiconductores. Para los inversores en tecnología y semiconductores, el liderazgo en el grabado HAR es un indicador crítico del posicionamiento competitivo de una empresa. Es la tecnología habilitadora detrás de la memoria flash NAND 3D de alta densidad, donde cientos de capas activas deben conectarse verticalmente, así como de la memoria de alto ancho de banda (HBM) y la DRAM avanzada. Los fabricantes de equipos que dominan este nicho disfrutan de un alto poder de fijación de precios y de vientos de cola estructurales para el crecimiento a medida que las arquitecturas de chips continúan apilándose verticalmente. Al evaluar empresas de equipos para semiconductores, los inversores siguen la cuota de mercado en esta categoría específica, ya que es muy defendible. Por el contrario, los fabricantes de chips que tienen dificultades para dominar el grabado HAR se enfrentan a rendimientos de fabricación más bajos, mayores costos de producción y retrasos en la transición a nodos tecnológicos de próxima generación.

Un fabricante de memorias diseña un chip 3D NAND que requiere orificios de canal verticales con un diámetro de 50 nanómetros y una profundidad de 5,000 nanómetros. La relación de aspecto requerida para el proceso de grabado se calcula como 5,000 / 50 = 100:1.